논리 설계 17 (Flip-Flop)

Flip-Flop

 

 

--> Latch에서 CLK이 1일 때 작동했다면,

      Flip-Flop은 작동 시간이 다르다.

 

종류는 

1)  master - slave f/f

2)  edge-triggered f/f

 

Flip-Flop같은 경우에는 상태가 올라갈 때 Positive-edge-triggered FF (Rising-edge, Leading-edge)

                                              or 내려갈 때 Negative-edge-triggered FF (Falling-edge, Trailing-edge) 

                                              동작한다고 인식하고 작동한다.

 

 

 

CLK 이 1일 떈 SR에 대한 결과들이 output으로 들어감

CLK 이 0일 땐 X값이 Q 출력으로 전달됨

 

---

이거 강의 영상보고 다시 그리기